Japanese Patent Application Public-disclosure No. 2-213942 Japanese Patent Application Public-disclosure date: August 27, 1990

Title of the invention: Instruction code translation

hierarchical storage computer

Japanese Patent Application No. 1-33746

Japanese Patent Application date: February 15, 1989

Inventor: Aiichiro Hayashi Applicant: Aiichiro Hayashi

[Problems to be solved by the invention]

Since, in contrast with CISC (complex instruction set computer), RISC (reduced instruction set computer) involves a large volume of instruction code, and therefore, a total amount of instruction code read from an external storage device storing the entire instruction code to a main storage device, and further to a cache memory is exceptionally large, reading of such instruction code in a computer system employing RISC slows down the overall performance of such a computer system.

[Means for solving the problems]

With a view to solving the aforementioned problems, the present invention provides a computer employing a hierarchical storage system consisting of a low-speed large capacity first storage device and a high-speed small capacity second storage device, with an instruction code converter being disposed between the first storage device and the second storage device, wherein instruction code in the form of machine language stored in the first storage device is input to the instruction code converter, which then translates the instruction code to corresponding microcode and outputs the thus translated microcode to the second storage device.

[Operation]

In order to reduce an amount of instruction code in a low-speed memory such as an external storage device and to

accelerate both translation from instruction code in a high-speed memory, such as a cache, to a control signal of an arithmetic processing unit and to control processing, a computer system employing the above-described system treats instruction code to be stored in the low-speed memory, such as external storage, and instruction code to be stored in the high-speed memory, such as a cache, as different instruction codes and translates the code when it is read into the high-speed memory such as a cache or the like. As is described above, a main storage device has a function of a cache memory in relation to external storage, and therefore translation is conducted when instruction code is read from the external storage into the main storage, thereby speeding up the execution of an instruction.

The computer of the present invention and a CISC with cache memory are different in that according to a CISC, the same instruction code as in an external storage device is saved in a cache memory for the purpose of recycling, and every time instruction code is executed it is translated to an internal control signal; whereas, according to a computer of the preset invention, translation is conducted when code is read into a high-speed memory, such as cache memory or the like, and when instruction code in the high-speed memory, such as cache memory or the like, is re-executed, it is not necessary to repeat translation. According to some CISCs, an operation for a pair of codes such as code instructing data transfer and code instructing repetition of the data transfer is defined so that during the operation, translation of code to an internal control signal is not conducted. However, this is different from the present system in terms of constitution and function, because in the present system when there is a high possibility that code will be re-executed after execution of the code, the code is saved in a cache in the form of converted microcode (control signal).

⑩日本国特許庁(JP)

② 公開特許公報(A) 平2-213942

Solnt, Cl. 5

識別記号

庁内整理番号

码公開 平成2年(1990)8月27日

G 06 F 9/30

3 5 0 3 1 0 G Z 7361-5B 7361-5B

請求項の数 3 (全4頁) 審査請求 有

命令コード変換階層記憶計算機 ・ 63発明の名称

> 頭 平1-33746 20特

頭 平1(1989)2月15日 29出

⑩発 明 者 林 郎

神奈川県横浜市港北区菊名5丁目8番32号

の出 顋 人

___ 郎 神奈川県横浜市港北区菊名5丁目8番32号

弁理士 小川 景士 個代 理 人

明

КH

##

1 発明の名称

命令コード変換階層記憶計算機

- 2. 特許請求の範囲
 - 1. 低速·大容量の第1の記憶装置及び高速· 小容量の第2の記憶装置からなる階層記憶シ ステムを採用した電子計算機において、前記 第1の記憶装置と前記第2の記憶装置との間 に合合コード変換装置を設け、該合合コード 変換装置は前記第1の記憶装置に記憶された 優観語形式の命令コードを入力してこれを対 応するマイクロコードに変換して前記第2の 記憶装置に出力するようにしたことを特徴と する命令コード変換階層配値計算機。
 - 2 、 前 記 第 1 の 記 値 装置 を 主 記 憶 装置 と し 、 前 記第2の記憶装置をキャッシュメモリとした 請求項1記載の命令コード変換階層記憶計算 機.

- 3、前記第1の記憶装置を外部記憶装置とし、 前記第2の記憶装置を主記憶装置とした請求 項1記載の命令コード変換附層記憶計算機。
- 3 . 発明の詳細な説明
- (産業上の利用分野)

太亮明は附層記憶装置を有する電子計算機を 高速化した装置に関する。

(従来の技術)

電子計算機は、メモリ(記憶装置)から命令 コードを読み出し、その命令コードに従って、 データの読み書きや演算を行う。現在まで発展 してきたノイマン型計算機は、メモリのアクセ スが計算機の演算処理より遅いために、命令コ ード当たりの処理能力を高め、メモリから読み 出すべき命令コードの絶対量(ビット数)を譲 らす方向に発展してきた。このような計算機を

CISC: Complex

Instruction Set

Computer

という。しかし、この結果、メモリから読み出した命令コードと演算装置の制御包号(マイクロコード)との対応が複雑になり、その変換や制御に時間がかかるようになり、処理装置が遅くなってきてしまった。

そこで生まれたのが、

RISC: Reduced

<u>Instruction Set</u>

Computer

である。これは、最近の半導体メモリが高速化してきていることを利用し、マイクとしては用したり、マイクロコードに変換して内部観を行うことがやり易いように、つかの合ってはあるとでは、のはないのは算をする。 R I S C のほうが命令コード量は多くなる。

CISCでも用いられているが、RISCで特に重要なのは、階層記憶システムである。こ

通常、外部記憶装置、主記憶装置、キャッシュメモリの3層程度の構成を用い、外部記憶装置に磁装置に低速半導体メモリ、キャッシュメモリに高速半導体メモリを用いる

この場合、機能的に見ると主記憶装置と外部記憶装置の関係はキャッシュメモリと主記憶装置の関係と同じである。キャッシュメモリを用いると、小規模なシステム、あるいはある種の計算処理ではRISCはCISCより高速に計算処理を実行することができる。

(発明が解決しようとする課題)

しかし、RISCは命令コード量が多く、最終的に命令コード全体を配性している外部記憶装置から、主記憶装置さらにはキャッシュメモリへ読み出す命令コードの絶対量が多くなってしまい、これがRISCを用いた計算機システムのシステムとしての総合的な実行が遅くなってしまう質問である。

(課題を解決するための手段)

れは、低速、安価な大容量の記憶装置(外部記 世:磁気ディスクなど)から高速、高価な小容 量の記憶装置(キャッシュ:半導体メモリなど)に至る記憶装置を用意し、計算機の命令コー ドは、非常に短時間の間に再実行されることが 多いことを利用して、一度実行した命令コード を保存し、再実行の数に、その命令コードがキ ャッシュメモリ等の高速メモリ内に残っていれ ば、それより遅い記憶装置からの読み込みを行 わずに、キャッシュメモリから命令コードを説 み込み、資質を行うようにして高速に実行でき るようにしたシステムである。 キャッシュメモ り等は小容量なので、再実行される確率が高い 命令コードを選択して保存する必要があるが、 その選択方法は、周知の技術である。キャッシ ュメモリ等に合合コードを読み込むときに、キ ャッシュメモリ等のどの部分に合合コードが読 み込まれているかを 電気的にマークしておき、 再実行の既に利用できるかどうかを調べられる ようにしておくが、これも周知の技術である。

(作用)

たように外部記憶装置に対してキャッシュメモリの機能を有するので外部記憶装置から主記憶装置に合合コードを読み込む時点で変換を行うもので、同一原理で高速化を図るものも同様である。

t 1 S C が 2 P で 2 P で 2 P で 2 P で 3 P で

要がなくなるので、命令コードごとの実行が高 彼になる、命令コード実行順序の飛び越しや緩 り返しを指示する命令コードなどでは、変換前 の合合コードの実行順序に対応した変換接の命 今コード(飛び越し先)を求める必要がある場 台があるが、 変換前の命令コードの 1 単位 (バ イトやワードなどの単位で表わされるコード位 置蓋別の単位)が変換によって展開された長さ を単位としてキャッシュメモリを分割して、変 換前の命令コード位置と、変換後の命令コード 位置の2つの値の対応から変換後の命令コード で次に実行すべきものを求めて制御すればよ い。これ以外に対応回路を用いる方法なども考 えられる。一例として、変換前のコード1単位 (例えば16ビット)が変換後のコード1単位 (例えば64ピット)に変換されるものを示 す。ここで、例えば交換前のコードで4単位先 に飛び越して次の命令を実行する場合、キャッ シュメモリ上では4x64ビット先の命令を実 行することとなる。なお、記憶階層をさらに増

の形でキャッシュに保存するこの装置を用いた システムとは構成・作用が異なる。

(実施例)

[実施例1]

主記値装置からキャッシュメモリへの読み込み時に命令コードを変換するようにしたものである。

やし、主記憶装置と命令コード変換装置の間に もう1段キャッシュメモリを入れることもできる。

[実施例2]

外部記憶装置から主記憶装置に読み込む時点で命令コードを変換するようにしたものである。

一つの合合コードの組で変現する等の一般のデ ータ圧維技術で用いられている方法で圧縮する ようにすれば、外部記憶上の命令コードの量を さらに少なくすることができる。命令コード変 後装置としては、例えば高速通信回路などで用 いられるデータ圧縮/展開回路が半導体集積回 路として量度されており、これを用いてさらに 命令コードの変換回路を付加すればよい。なお 、本実施例では、主配性装置上には変換後のコ ードが存在するので、プログラム開発時に主記 憧 装 置 メインメモリ 上の コード を 直 接 変 更 する ような場合には、これを外部記憶装置に格納す るため、圧縮して逆変換することも必要となる 。同一の外部記憶装置から圧縮していない合合 コードやデータなども読み出すときは切り替え 回路が必要になるが、本実施例では、賃単のた めに該当する装置には圧縮した命令コードのみ を記憶することとする。本実施例では、通常の RISCシステムで外部記憶装置から読み込む 単位 (例えば 3 2 7 6 8 ピット、 I 0 2 4 コー

ド)ごとに管理して変換することとする。例では、これを8234ビットに圧縮されている。
一般に半端な長さになるが、これについては説
み込み制御などと合わせてプログラムで管理し
てもよい。


(幼果)

命令コード変換装置と階層記憶を組み合わせた本発明に係る装置を用いることにより、CISCとRISCの長所を合わせた高速な計算機を構築することができる。

4. 図面の簡単な説明

第1 図は本発明にかかる計算機(一実施例)のシステム構成図、第2 図は同他の実施例のシステム構成図である。

1 ・・・計算機本体、2 ・・・外部記憶装置、3 ・・・主記憶装置、4 ・・・キャッシュメモリ、5 ・・・資算処理装置、6 ・・・命令コード変換装置



第 2 図

